Qwenputer: một CPU RISC-V hoàn toàn hoạt động và xác định bên trong Qwen3.5

Tôi đã biên dịch một CPU RISC-V vào trọng số của Qwen 3.5 4B, sử dụng các lớp Gated DeltaNet của nó như RAM. Nó chạy C và MicroPython bên trong các lần lan truyền thẳng, và Qwen sử dụng nó để thực hiện số học chính xác.